ABSTRACTS OF JAPAN PATEN

(11) Publica

number :

... 06-169262

(43) Date of

lication of application: 14.06.1994

(51) Int. CI.

HO3M 13/12 G11B 20/18

(21) Application number: 04-2.

2

(71) Applicant: TOSHIBA CORP

(22) Date of filing:

(72) Inventor: KITAORI MASASHI

(54) VITERBI DECODER

(57) Abstract:

PURPOSE: To improve the decod ans to execute using a reference level latch branch metric calculation and /ising rough the sequentially a reference leve calculation of the reference ol and an input level corresponding to a selectialive path. CONSTITUTION: The Viterbi decc - is provided with a reference memory 4 stor 🖫 a level to be referenced and a branch metric ircuit 5 outputs a branch metric of eac state based on a reference value and input da 3. An ACS 6 sums a path metric and a branch metric obtained from a path metric 7 according to a specific equation and uses a largest metric for a succeeding path metric to revise the path metric 7 and stores an alive path to a path memory 8. Then a decoding signal 13 is obtained by reading the content of the memory 8

sequentially. In this case, a reference value

capability by

corresponding to the selected alive path selected by the ACS 6 is called from the memory 4 and it is calculated with respect to the input level at a reference level revision circuit 9 to revise the reference level.

LEGAL STATUS

[Date of request for examination]

06.09.1999

[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3258081

[Date of registration]

07.12.2001

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-169262

(43)公開日 平成6年(1994)6月14日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FI

技術表示箇所

H 0 3 M 13/12

8730-5 J

G 1 1 B 20/18

102

9074-5D

審査請求 未請求 請求項の数3(全10頁)

(21)出願番号

特顯平4-239562

(22)出願日

平成4年(1992)9月8日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 北折 昌司

神奈川県川崎市幸区小向東芝町 1 株式会

社東芝総合研究所内

(74)代理人 弁理士 三好 秀和 (外1名)


(54)【発明の名称】 ピタピ復号器

(57)【要約】

【目的】 数十シンボルといった瞬時のレベル変動に対 して、常に適正な基準値によってビタビ復号を行ない、 VTRに適したピタピ復号器を提供する。

【構成】 基準メモリーを備え、ACSによる生き残り パスに対応した基準値 Z と入力 Y との間で(Y+(n-1) Z) /nなる漸化演算を行い、この結果で基準値 Z を更新する、漸化演算基準更新回路を備えている。

【効果】 復号能力を飛躍的に向上させることができ



【特許請求の範囲】

【請求項1】 ブランチメトリック計算手段とパスメト リック保存手段とパスメトリック更新手段と生き残りパ ス選択保存手段を備えたビタビ復号器において、

基準レベル保存手段を備え、これによってプランチメト リック計算を行うとともに、選択された生き残りパスに 対応する基準レベルと入力レベルとの演算により逐次的 に基準レベルを変更する漸化演算基準変更手段を設けた ことを特徴とするビタビ復号器。

【請求項2】 前記漸化演算基準変更手段は、今回の基 10 準値 Z、と今回の入力データ Y、との差分を求める減算 手段と、この差分を所定のサンプリング数 n (n>1) で割る除算手段と、該除算結果に前記基準値 Z。を加 え、この結果を次回の基準値 Z,,, とする加算手段と、 を有する請求項1記載のビタビ復号器。

【請求項3】 入力アナログ信号系列を複数のディジタ ル信号系列に変換し、それぞれのディジタル信号系列に 対して復号を行う請求項1記載のピタビ復号器を複数設 け、当該複数のビタビ復号器はただ一つの前記基準レベ ル保持手段が保持する基準レベルに基づいてブランチメ 20 トリック計算を行うとともに、ただ一つの漸化演算基準 変更手段により選択された生き残りパスに対応する基準 レベルと入力レベルとの演算を行い、逐次的に基準レベ ルを変更することを特徴とするピタピ復号器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は畳み込み符号化された情 $b_{k} = a_{k} (+) b_{k-1}$

これを再生すると、磁気記録系は微分特性を持っている ため、再生信号 Z、はb、-b、, となり、したがって 30 この信号系は2つの状態Sk = {+1, -1} を持って

これを状態遷移図で表すと図10となり、再生信号zが +2のとき状態Sは-1から+1に遷移し、-2のとき 状態Sは+1から-1に遷移し、また0のときは状態の 遷移は起こらない。再生信号に雑音が含まれないときは 検出される信号は $z_k = \{-2, 0, +2\}$ のいずれか

$$y_k = z_k + n_k$$

 $z_k = b_k - b_{k-1}$

ここで雑音がガウス分布するならば、y、とz、のユー クリッド距離、すなわち(y、-z、)'が最小となる 40 z、が送信されたと推定することによって最尤復号を行 うことができる。時刻 k における状態 j までの (- (ユ ークリッド距離)) の和の最大値は状態 j のメトリック

 $L_{k}^{i} = \max \{L_{k+1}^{i} - (y_{k} - z_{k}^{i})^{2}\}$

このときし、'を与える、時刻k-1の状態iから時刻 kの状態jへの唯一の遷移を「生き残りパス」として保 存し、これを各時間kの各状態jにおいて巡回的に行う のがビタビ復号である。NRZIの場合、さきに述べた ように状態数は2であるので;(またはj)= {+1. 報を復号する最尤復号器に係わり、とくに、ディジタル VTRなど磁気記録再生装置に有効なピタピ復号器に関 する。

[0002]

【従来の技術】近年、信号に含まれる情報を最大限に生 かして復号を行なう最大復号の一つの方法としてピタビ 復号が多く用いられており、このピタピ復号は従来より おもに通信分野においてさまざまな研究が行われてい る。一方、最近研究開発が盛んなディジタルVTRは、 従来のアナログ信号に比較して数倍の情報量を持つディ ジタルテレビジョン信号を記録しなければならないた め、その記録密度を非常に高くする必要がある。そのた め再生信号のS/N比は相当に低くなり、従来行われて いたピット毎の復号は著しく困難になっている。そこ で、このような低S/N再生信号に含まれる情報を少し でも有効に活用して復号を行うことが求められている。 中でもビタピ復号は、S/Nを実効的に約3dB向上さ せることが理論的に明らかであるため、注目を集めてい る復号法である。以下にピタピ復号の最も簡単な適用と して、NRZIおよびインターリプドNRZIの復号に 用いる場合を説明する。

【0003】NRZIは図9に示したプリコードブロッ クで表すように入力信号 a、と遅延信号 b、」との排他 的論理和演算でb。を作り、これを磁気記録装置に記録 する。

[0004]

(1)

いることになる。

[0005]

(2)

であるため、状態遷移は一意に定まるが、次の(3)式 に示すように実際に検出される信号y、は雑音n、を含 んでいる。

[0006]

(3)

と呼ばれ、これをし、'で表す。時刻k-1における状 態iのメトリックがL、、「であったとき、時刻kにお ける状態jのメトリックし、'は次式で表される。

[0007]

(4)

- 1 | 、そして基準となる z、'' = {+2,0,-2} である。これをトレリス線図で表すと図11のようにな

【0008】このようにビタビ復号は、検出した信号系 50 列に対して距離の最も小さい、したがって最も確からし

3

い信号系列に復号することができる最尤復号であるので、雑音に影響されにくい復号を行うことができる。したがって、ディジタルVTRなどのようなS/Nの低い系において、大きな効果が期待できる。ところで、ピタピ復号を有効に機能させるためには(3)式から明らかなように、雑音 n、が基準レベル 2、を中心としたガウス分布と仮定できるようにしなければならない。もしも検出した信号 y、が信号 z、とガウス雑音 n、以外にレベル変動を持っていたら、メトリックの意味は失われ、正常な復号を行うことは不可能となる。したがって、ビタピ復号器の前段には、このようなレベル変動を十分に抑えるために、ゲインコントロールループ回路が不可欠である。

【0009】図12はピタピ復号器とこれを用いた再生 系のブロック図である。再生信号はまずAGC(自動利 得制御器) 61によってレベル変動を抑制し、EQ(等 化器) 62で信号特性を整えた後に、ADC(アナログ /ディジタル変換器) 37で6ビットディジタル信号に 変換されてビタビ復号器に入力される。(ディジタルE Qを用いる場合にはADCはその前段に置かれる。) ビ 20 タビ復号を行う場合、サンプリングビットは6ビットで 十分であることが知られている。ビタビ復号器では、ま ずブランチメトリック計算回路38で、入力ディジタル データに対して各遷移に対する基準レベルとの距離、す なわちプランチメトリックが計算される。つぎにACS (Add-Compare-Select) 回路40に より、各プランチメトリックはパスメトリック39と加 算され比較された後に、最大メトリックを生じる「生き 残りパス」がパスメモリー41に保存され、またこの最 大メトリックによりパスメトリック25を更新する。そ 30 して、パスメモリー41の内容を順次読み出すことによ ってデータを復号することができる。

【0010】これに対し、インターリプドNR21では 図13に示すように2ピット時間遅延させるプリコード を行った後に記録する。したがって、明らかに偶数ビッ ト列と奇数ビット列を分離すればそれぞれはNRZIと 見なせるために、その復号は2つのビタビ復号器によっ て独立して行われた後、1つの復号ピットシーケンスと なる。このプロック図を図14に示す。ここでは図12 に示したADCとピタビ復号器が2つ備えられ、サンプ 40 ル時間を1ビット時間Tだけずらしてディジタル化され た偶数列データと奇数列データをそれぞれ独立したビタ ピ復号器で復号している。AGC42からパスメモリ5 3までは図12と基本的に同じである。それぞれの復号 器で復号されたデータ系列は最後にパラレル/シリアル 変換器54で一つの復号シーケンスとなる。このように 2つの復号器を用いて並列に復号処理することで、AD Cあるいは復号器に要求される動作速度を1/2にする ことができる。

[0011]

【発明が解決しようとする課題】ビタビ復号をディジタルVTRに用いる場合に最も懸念されるのは、先に述べたレベル変動である。なぜなら、柔らかな磁気テープを高速で走査して微弱な信号を再生するVTRは、テープとヘッド間のわずかな隙間の微妙な変化によって再生信号レベルが大きく変動するという特性を持っているからである。(これはスペーシング効果として良く知られている。)したがって、通信系などで使われるよりも高性能のAGCを必要とすることは必至と考えられている。

【0012】ところが最近の研究によれば、ディジタルVTRに必要な、磁気テープと再生ヘッドの相対速度が10m/sを越えるような高速走行再生では、非常に瞬間的に(たとえば100ns程度の時間で)約2dBほどの比較的わずかなレベル変動(ここではショートドロップアウトと呼ぶ)が頻繁に発生し、これがエラーの主要因になるという報告がされている。従来、AGCにこのように高速な応答性を持たせて、安定に動作させるのはきわめて困難であるため、ディジタルVTRにピタビ復号を有効に適用させることはできなかった。

【0013】本発明はこの問題に鑑み、レベル変動に対して即座に適応し、ディジタルVTRに適するビタビ復号器を提供することを目的とする。

[0014]

【課題を解決するための手段】上記目的を達成するため、本発明では、プランチメトリック計算に用いられる基準レベルを保持する手段を設け、ACSによって選択された生き残りパスに対応する基準レベル Z を読みだし、これと入力信号レベル Y に関して

((n-1) Z+Y) / n (n>1)

なる演算を行ない、この結果を新たな基準レベルとする、漸化演算基準更新手段を設けた。また、入力信号が6ビットでサンプルされるとき、n=4とした。

【0015】さらに、入力アナログ信号系列を複数のディジタル信号系列に変換し、それぞれのディジタル信号 系列に対して復号を行う場合、ただ一つの基準レベル保持手段が保持する基準レベルに基づいてブランチメトリック計算を行うとともに、選択された生き残りパスに対応する基準レベルと入力レベルとの演算により逐次的に基準レベルを変更する。

[0016]

【作用】上述の如く構成された本発明によれば、基準レベルはショートドロップアウトに瞬時に適応し、常に最適なレベルを維持し、これによってショートドロップアウトの影響を最小限にすることができ、VTRに対して飛躍的に誤りの少ないビタビ復号が可能となる。また、入力データを6ビットでサンプルするときn=4とすることで、ハードウエア規模は最小でかつビタビ復号の妨げにならない基準レベルの更新が可能となる。

【0017】また、インターリプドNRZIのように一 50 つの入力アナログ信号系列を複数の系列に時分割して並 5

列に復号処理する場合でも、追随性良く基準レベルを更 新し、正しい復号を行うことができる。

[0018]

【実施例】以下、本発明の実施例を図面に基づいて説明する。図1は本発明が適用されたビタビ復号器を含む磁気記録再生装置の第1実施例の構成を示すプロック図である。

【0019】同図において、再生入力信号はAGCIによってある程度振幅変動を抑えられた後、EQ2で波形等化されADC3で6ピットディジタルデータとなる。ここまでは従来例とほぼ同様である。

【002-0】そして、ビタビ復号器は基準となるべきレベルを保持した基準メモリー4を備えていて、プランチメトリック回路5は基準値と入力データによって各状態のプランチメトリックを出力する。従来例の説明で用いたNRZIの復号例では、時刻kにおける状態iから状態jへ遷移に対する基準値はZ、「に対応するレベルである。

【0021】ここで、基準値の初期設定の詳細について 説明する。VTRは回転ヘッドがテープに接触している 20 期間しか再生信号を得られないため、図3(a)に示す ような間欠的な信号となる。この信号から再生ゲート図 3(b)にしたがって再生信号を取り出す(図3

(c))。本実施例ではこの再生信号の初期部分、すなわち、図3(c)の斜線部にビタビ復号器の基準設定のための特定パターンパイロット信号が再生される。この特定パターンパイロット再生信号によってレベル変動を平均化するとともに等化器で除ききれない波形干渉や非線形歪による影響を無視し、補償することができる。本

$$Z_{k+1}^{ij} = (Y_k + (n-1) \cdot Z_k^{ij}) / n$$

図4はこの基準更新回路9のプロック図である。入力信号レベルY、は図示しない手段による同期クロック(CLK)によって、Dフリップフロップ(FF)31でパッファされて、減算器32で基準値Z、「を滅じ、再びDFF33でパッファされた後に除算器34で1/nに

$$(Y_k - Z_k^{ij}) / n + Z_k^{ij} = (5)$$
 式右辺

これをDFF36でパッファし次のZ、、「iiとすることで、基準レベルを更新することができる。次に、nの値による基準レベルの変動について述べる。

【0025】図5はショートドロップアウト現象をシュ 40 ミレーションした様子を示している。入力信号は6ビットでサンプルされるので、ディジタルデータは0から6 3のレベルをとる。ここでは中央の32のレベルが連続すると仮定し、このレベルに於けるS/Nを20dBとした。サンプル数は500であるが、この中で100から200および、300から400サンプルの期間はショートドロップアウトによってレベルが24まで落ち込んでいる。この100サンプル期間は、100Mbpsの再生レートだとすると、1μsに相当する。このような入力に対して本発明の実施例による基準レベルの変動 50

実施例では、図3(d)に示すような $\{0, +2, 0, -2, 0, \cdot \cdot \cdot \}$ という系列となっている。再生信号が生じると直ちに初期設定制御信号11が発生し、パスメトリック7がクリアされるとともに、基準レベルが初期値メモリー10から基準メモリー4にロードされる。本実施例では、初期値は $\{+2, 0, -2\}$ である。これを初期値2として先の特定パターンパイロット再生得子により基準メモリーの修正が行われる。そして、ック7がクリアされることでピタピ復号が開始される。この初期設定は本実施例に示した方法に限らず、連続した再生信号中に複数回行っても良く、またタイミングは再生信号の中央、あるいは最終部分であっても良い。

【0022】再びビタビ復号器の働きにもどると、ブランチメトリック回路5はそれぞれの状態に関して入力データY、とのブランチメトリック、すなわち、【一(Y、一乙、'') 】を計算する。そして、ACS6は(4)式よりパスメトリック7から得たパスメトリックトリックを合計し最も大きなメトリックを次のパスメトリックを合計し最も大きなメトリックを変あし、生き残ったパスをパスメモリー8に保存する。そしてこのパスメモリー8を順次読みだすことで復号信号13を得る。このとき、ACS6によって選択された生き残りパスに対応する基準値乙、''が基準メモリー4から呼び出され、基準更新回路9において入力レベルY、との間で次の演算を行い、基準レベルを更新する

[0023]

$$Z_{k}^{ij}) / n$$
 (5)

される。実際はn を 2 の累乗(2 りに選べば、除算器 3 4 はデータをmピットシフトさせるだけである。そして、この結果に加算器 3 5 で Z いっとかできる。

[0024]

を表したものが図 6 から図 8 であり、それぞれ、n=2、4、8 の場合である。理想的な基準レベル変化はサンプル 0 から 1 0 0 までは 3 2、1 0 0 から 2 0 0 までは 2 4、以後それを繰り返すといったものである。n=2 の場合の図 6 によれば、基準レベルの変化の反応は早く、数サンプルの信号変化に追随しているようすがよく分かる。しかしこの場合、基準レベル変化がノイズの影響を大きく受けているため、逆にビタビ復号の障害となる。n=8 の場合の図 8 では、ノイズの影響はほとんど無いが、基準レベルの変化時間は 1 0 0 サンプルを越えているためショートドロップアウトを完全に補うことはできない。そこで、本発明の実施例では図 7 に示した n=4 を用いた。

【0026】これによって、基準レベルの変化は10サ

ンプル (100Mbpsならば約100ns) となり、 またノイズによる影響は1dB未満にすることができ た。

[0027] なお、過去の入力データを基に基準値を制御するものとしては、特開昭62-18118号公報に記載されたものが公知技術として知られている。この公報に記載された技術は過去のデータの単純な平均値をとり、この平均値に伴なって基準値を制御するものである。これに対し、本実施例では過去のデータを基に漸化式によって基準値を変更しているので、各データに重み10付けをすることができる。従って、急激な基準値の変動に対しても迅速な対応ができるのである。

【0028】次に本発明をインターリプドNRZIに適 用した第2実施例について説明する。図2は第2実施例 の構成を示すプロック図である。これは従来例で取り上 げたインターリブドNRZIに対するピタビ検出器であ り、図14に示したように入力アナログ信号系列がサン プリングタイミングの異なる2つのADC16および1 7 でディジタル化され偶数ピット列と奇数ピット列に分 離される。もちろん1つのADCによるディジタル信号 20 を時間的に切換えて偶数ピット列と奇数ピット列に分離 することもできる。そして、それぞれがNRZIのビタ ビ検出器により復号された後に、一つの復号ビット列に 哈成されている。このとき、2つのピタピ検出器に図1 で説明した本発明によるピタピ検出器を用いることもも ちろん考えられるが、基準メモリーと基準更新回路も2 組必要となり、回路が大規模化するとともに、本来連続 した基準レベル変動を偶数ピット列と奇数ピット列に分 離して検出するため追随性を悪化させるのは明らかであ る。そこで請求項3に従って、ただ1つの基準メモリー 30 27と基準更新回路26を備えこれによって2つのピタ ビ検出器で用いる基準レベルの保持と逐次的修正を行え るようにした。入力切り替えスイッチ29および30は 偶数ピット列と奇数ピット列に分けられたデータの処理 タイミングによって偶数ビット列用のビタビ検出器ある いは奇数ビット用のピタピ検出器に接続される。すなわ ち、偶数ピットが入力したとき基準更新回路はスイッチ 29によってこの入力を得るとともに、スイッチ30に よってACSが選択されたパス情報を得て基準メモリー を更新し、奇数ピットが入力したときはそれぞれのスイ 40 ッチが切り替わることで再び基準メモリーを更新する。 以後これを繰り返すことでどちらかにデータが入力され る度に基準メモリーが更新されるため基準メモリーの更 新を迅速に行うことができ、ショートドロップアウトに 追随性良く基準メモリーを修正することができる。

[0029]

【発明の効果】以上説明したように、本発明では、基準値と入力データから(5)式の演算を行い、逐次的に漸化演算により基準値の更新を行うことによって、ショートドロップアウトの影響を除外し、適正なビタビ復号を 50

行うことができ、ビタビ復号器をVTRに適用したとき の復号能力を飛躍的に高めることができる。

【0030】また、データを6ビットでサンプルしたとき、(5)式のnを4とすることで、簡単なハードウエアにより、数十シンボルという早いショートドロップアウトによく追随し、かつ、ノイズの影響を受けにくいビタビ復号器を構成することができるという効果が得られる。

【図面の簡単な説明】

【図1】本発明の第1実施例に係るビタビ復号器の構成を示すブロック図である。

【図2】本発明の第2実施例に係るビタビ復号器の構成 を示すプロック図である。

【図3】再生信号と初期設定パイロット信号を示すタイムチャートである。

[図4] 基準更新回路の詳細な構成を示すプロック図である。

【図 5 】ショートドロップアウトのシュミレーションデータ系列を示す特性図である。

【図6】 n = 2 の場合の漸化演算による基準値の変動を 示す説明図である。

【図7】 n=4の場合の漸化演算による基準値の変動を示す説明図である。

[図8] n=8の場合の漸化演算による基準値の変動を示す説明図である。

【図9】NR2Ⅰの信号系を示すブロック図である。

【図10】NRZIの状態図である。

【図11】NRZIのトレリス線図である。

【図12】NRZIに対する従来のビタビ復号器と再生系の構成を示すブロック図である。

【図13】インターリブドNRZIのプリコードブロックを示す図である。

【図14】インターリブドNRZIに対する従来のビタ ビ復号器と再生系の構成を示すプロック図である。


【符号の説明】


- 1 自動利得制御手段(AGC)
- 2 等化器 (EQ)
- 3 アナログ・ディジタル変換器(ADC)
- 4 基準メモリー
-) 5 ブランチメトリック計算回路
 - 6 加算・比較・選択回路(ACS)
 - 7 パスメトリックメモリー
 - 8 パスメモリー
 - 9 基準更新回路
 - 10 初期値メモリー
 - 11 初期設定制御信号
 - 12 復号開始信号
 - 13 復号信号
 - 31、33、36 Dフリップフロップ
-) 32 減算器

3.4 除算器(またはピットシフト手段)


35 加算器


(図1)








D

















【図14】

